泰研半導體亮相中國國際半導體封測大會，深入探討Sputter與Plasma Etch在先進封裝的應(yīng)用

發(fā)表時間：2023-04-04 11:00作者：泰研半導體

「2023年3月21日，中國國際半導體封測大會在上海隆重舉行。眾多業(yè)界領(lǐng)袖、專家和生產(chǎn)廠商匯聚一堂，共同探討半導體封測的發(fā)展趨勢。泰研半導體副總方銘國先生在大會上發(fā)表了題為《Sputter與Plasma Etch設(shè)備在先進封裝的應(yīng)用》的主題演講，分享了公司在先進封裝技術(shù)領(lǐng)域的復合工藝應(yīng)用與優(yōu)勢。」

泰研半導體致力于半導體先進封裝領(lǐng)域?qū)Ｓ迷O(shè)備的研發(fā)、生產(chǎn)、銷售和技術(shù)服務(wù)。公司自主研發(fā)的設(shè)備包括激光 (Laser)、等離子體(Plasma)、濺鍍 (Sputter) 三大類設(shè)備系列，廣泛應(yīng)用于系統(tǒng)級封裝(SiP)、扇出型封裝(Fanout)、小芯片封裝 (Chiplet) 、2.5D封裝、3D封裝等先進封裝領(lǐng)域。此次演講重點探討了連續(xù)式濺鍍設(shè)備與等離子刻蝕設(shè)備的應(yīng)用。

Plasma Etch

泰研半導體的Plasma Etch技術(shù)是半導體先進封裝的關(guān)鍵工藝制程，具有高精度、高效率和高兼容性的特點，適用于多種材料和基板的刻蝕，如PP、ABF、PMMA和Epoxy等。

Sputter in SiP EMI

EMI可以防止電磁干擾或射頻干擾對敏感電子器件的沖擊,這是通過使用金屬屏來吸收通過空氣傳播的電磁干擾來實現(xiàn)的。泰研半導體的Sputter技術(shù)在SiP EMI應(yīng)用中可實現(xiàn)低溫濺鍍，具有高附著力、高Cathode使用率和優(yōu)越的側(cè)面覆蓋率，為射頻組件和天線等復雜器件的制作提供顯著價值。

Sputter in BSM

晶圓背面金屬化（BSM）工藝工藝在降低功率半導體器件的熱阻方面具有重要意義。泰研半導體的Sputter設(shè)備能夠在晶圓背面依次形成Ti、Ni、Ag/Au等金屬層，實現(xiàn)高效率、低成本的晶圓背面金屬化。

Sputter & Plasma Etch in RDL

在RDL應(yīng)用中，泰研半導體的Sputter與Plasma Etch技術(shù)可實現(xiàn)高效率、高精度的金屬化過程。首先，Sputter技術(shù)用于形成Ti/Cu金屬層，然后通過Plasma Etch技術(shù)刻蝕導線，以實現(xiàn)高密度的互連。

Sputter & Plasma Etch

in Package/FO-POP

泰研半導體的Sputter與Plasma Etch技術(shù)在Package/FO-POP應(yīng)用中具有顯著優(yōu)勢。我們的Sputter設(shè)備可以實現(xiàn)高鍍膜均勻性、連續(xù)式高產(chǎn)能以及高孔洞/側(cè)壁覆蓋率、制程溫度低于99°C。Plasma Etcher可以實現(xiàn)高刻蝕產(chǎn)能，適用于多種材料，如PID、PR、DR等。此外，我們還提供高性能的熱管理解決方案，包括優(yōu)秀的薄膜附著力和極低的熱阻。

隨著半導體技術(shù)的不斷發(fā)展，市場對先進封裝技術(shù)的需求日益旺盛。面對這一挑戰(zhàn)與機遇，泰研半導體秉持創(chuàng)新精神，堅持品質(zhì)至上，努力開拓新的技術(shù)領(lǐng)域，為全球半導體產(chǎn)業(yè)的繁榮發(fā)展貢獻力量。泰研半導體期待與廣大客戶攜手共進，共創(chuàng)美好未來！

上一篇國家專利授權(quán) | 泰研推出多尺寸兼容的全自動晶圓等離子清洗系統(tǒng)

下一篇喜報！深圳泰研半導體榮獲“專精特新”中小企業(yè)稱號

分享到：